TP 2 PERCOBAAN 2 KONDISI 17

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

5. Link Download

Tugas Pendahuluan 2 Modul 2

( Percobaan 2 Kondisi 17  )

1. Kondisi [Kembali]              

      Buatlah rangkaian T flip flop seperti pada gambar pada percobaan 2 dengan ketentuan input B0=0, B1=1, B2=1

2. Gambar Rangkaian [Kembali]

3. Video [Kembali]

                 

4. Prinsip Kerja [Kembali]

  

        Rangkaian ini menggunakan IC 74LS112 yang merupakan JK Flip-Flop dengan input J, K, dan Clock (CLK) yang dikendalikan melalui saklar B0, B1, dan B2. Pada kondisi input yang diberikan yaitu B0=0, B1=1, dan B2=1, maka nilai J=1 dan K=1 sehingga flip-flop bekerja pada mode toggle. Artinya, setiap kali ada pulsa clock masuk, output Q (ditampilkan pada H7) akan membalikkan keadaan dari 0 ke 1 atau dari 1 ke 0, sedangkan output Q̅ (ditampilkan pada H6) akan selalu bernilai kebalikan dari Q. Dengan konfigurasi ini, rangkaian berfungsi sebagai penyimpan data sekuensial yang berubah sesuai siklus clock, sehingga dapat dimanfaatkan sebagai dasar pembentukan counter atau rangkaian pencacah dalam sistem digital.

5. Link Download [Kembali]

    Rangkaian Proteus (disini)

    Video Rangkaian (disini)

    Data Sheet JK Flip Flop (disini)

    Data Sheet D Flip Flop (disini)