Chapter 11

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Example

5. Problem

6. Soal Pilihan Ganda

7. Rangkaian Proteus

8. Video

9. Download File

1. Tujuan [Kembali]

Mampu Membuat Rangkaian Counter schematic dan Four-bit synchronous counter.
Memahami Fungsi Komponen pada rangkaian Counter schematic dan Four-bit synchronous counter.
Mengetahui Prinsip Kerja dari Rangkaian Counter schematic dan Four-bit synchronous counter.

2. Alat dan Bahan [Kembali]

IC 74LS7

IC 74LS76 adalah Dual J-K Flip-Flop dengan Preset dan Clear, yang berarti ia merupakan chip tunggal yang menampung dua buah flip-flop J-K yang beroperasi secara independen. Fungsi utamanya adalah sebagai elemen memori satu bit yang dapat menyimpan nilai logika (0 atau 1) dan mengubah keadaannya berdasarkan kombinasi masukan J, K, dan pulsa clock. Dengan fitur Preset dan Clear asinkron, IC ini juga memungkinkan pengaturan awal (ke 1) atau penghapusan (ke 0) outputnya secara instan tanpa menunggu clock. Karena kemampuannya untuk beroperasi dalam mode toggle (ketika J=K=1), 74LS76 sangat sering digunakan sebagai blok bangunan fundamental dalam rangkaian counter (penghitung) untuk menghitung pulsa, serta dalam register geser (shift registers) untuk memindahkan data secara serial.

Gerbang AND

adalah salah satu gerbang logika dasar dalam elektronika digital. Gerbang ini memiliki dua atau lebih masukan, tetapi hanya menghasilkan satu keluaran. Prinsip kerjanya sangat sederhana: keluaran akan bernilai "tinggi" (1) hanya jika semua masukannya bernilai "tinggi" (1). Jika ada salah satu atau lebih masukan bernilai "rendah" (0), maka keluarannya akan bernilai "rendah" (0).

Logic State

Dalam elektronika digital, keadaan logika mengacu pada salah satu dari dua kemungkinan kondisi yang dapat dialami oleh sinyal biner: Logika TINGGI (direpresentasikan sebagai 1) atau Logika RENDAH (direpresentasikan sebagai 0). Keadaan ini merupakan hal mendasar bagi bagaimana sistem digital, seperti komputer, memproses dan mengomunikasikan informasi.

Logic Probe

Logic Probe adalah alat uji elektronik genggam yang digunakan untuk mendeteksi dan menampilkan status logika (Tinggi atau Rendah, yang mewakili biner 1 atau 0) dari sinyal digital dalam rangkaian elektronik.

3. Dasar Teori [Kembali]

1) Figure 11.7 Counter schematic, example 11.5

Rangkaian ini adalah jenis counter asinkron atau sering disebut ripple counter, yang berfungsi untuk menghitung pulsa input clock. Ciri khas utama dari counter asinkron adalah bahwa sinyal clock tidak diberikan secara bersamaan (paralel) ke semua flip-flop. Sebaliknya, keluaran dari satu flip-flop (biasanya Q) berfungsi sebagai sinyal clock untuk flip-flop berikutnya. Dalam konfigurasi ini, setiap flip-flop J-K diatur dalam mode toggle (J dan K keduanya dihubungkan ke logika '1' atau VCC), yang berarti outputnya akan berbalik (toggle) setiap kali menerima transisi clock yang aktif (misalnya, dari HIGH ke LOW jika flip-flopnya negative-edge triggered, seperti yang diindikasikan oleh lingkaran kecil pada pin CLK).

Pada rangkaian ini:

FF0 (LSB): Menerima sinyal Clock Input secara langsung. Karena J dan K-nya adalah '1', FF0 akan toggle pada setiap transisi clock, efektif membagi frekuensi clock input menjadi dua.
FF1: Menerima clock dari keluaran $\overline{Q_{0}}$ dari FF0. Ini berarti FF1 akan toggle setiap kali $\overline{Q_{0}}$ berubah dari HIGH ke LOW (atau sebaliknya, tergantung pemicunya). Akibatnya, FF1 akan membagi frekuensi output FF0 dengan dua lagi, menghasilkan frekuensi 1/4 dari Clock Input.
FF2: Menerima clock dari keluaran $\overline{Q_{1}}$ dari FF1, membagi frekuensi menjadi 1/8.
FF3 (MSB): Menerima clock dari keluaran $\overline{Q_{2}}$ dari FF2, membagi frekuensi menjadi 1/16

2) Figure 11.9 Four-bit synchronous counter.

Rangkaian ini adalah jenis counter sinkron, yang menghitung pulsa clock secara serentak. Ciri utamanya adalah semua flip-flop (FF0-FF3) menerima sinyal clock yang sama secara paralel. Setiap flip-flop J-K dikonfigurasi untuk toggle (jika J=K=1), namun kondisi J dan K dikontrol oleh gerbang AND yang bergantung pada status output flip-flop sebelumnya ( $Q_{0}, Q_{1}, Q_{2}$ ).

FF0 (LSB): J dan K selalu '1', sehingga selalu toggle pada setiap pulsa clock.
FF1: J dan K = $Q_{0}$ , sehingga toggle hanya jika $Q_{0}$ HIGH.
FF2: J dan K = $Q_{0} \cdot Q_{1}$ , sehingga toggle hanya jika $Q_{0}$ dan $Q_{1}$ keduanya HIGH.
FF3 (MSB): J dan K = $Q_{0} \cdot Q_{1} \cdot Q_{2}$ , sehingga toggle hanya jika $Q_{0}$ , $Q_{1}$ , dan $Q_{2}$ semuanya HIGH.

Secara kolektif, output $Q_{0}, Q_{1}, Q_{2}, Q_{3}$ membentuk hitungan biner dari 0000 hingga 1111 (0-15 desimal). Keuntungan utama counter sinkron adalah perubahan output yang serentak, mengurangi penundaan propagasi dan memungkinkan operasi pada frekuensi tinggi.

4. Example [Kembali]

1. Sebuah Counter Sinkron 4-Bit (memiliki keluaran

Q_{3} Q_{2} Q_{1} Q_{0}

) dirancang dengan input J-K sebagai berikut:

Jika counter saat ini berada pada keadaan 1010 (desimal 10), berapakah keadaan counter berikutnya setelah satu pulsa clock?

Jawab:

5. Problem [Kembali]

1) Sebuah rangkaian counter sinkron 4-bit menggunakan empat flip-flop JK dan menerima sinyal clock secara bersamaan. Counter ini direset pada kondisi awal 0000 (Q3Q2Q1Q0 = 0000). Setiap kali clock diberikan, counter akan menghitung naik satu angka biner.

Tulis urutan nilai output (Q3Q2Q1Q0) yang akan dihasilkan selama 8 siklus clock berturut-turut, mulai dari kondisi awal!

Jawab:

Jadi, urutan output biner yang dihasilkan selama 8 siklus clock adalah:

0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111

2) Sebuah rangkaian counter sinkron 4-bit menggunakan empat flip-flop JK dan diatur ulang (reset) pada kondisi awal 0101 (Q3Q2Q1Q0 = 0101). Setiap kali menerima satu pulsa clock, counter akan menghitung naik satu angka biner.

Tentukan urutan nilai output (Q3Q2Q1Q0) yang dihasilkan selama 6 siklus clock berturut-turut, mulai dari kondisi awal tersebut!

Jawab:

Jadi, urutan output biner yang dihasilkan selama 6 siklus clock adalah:
0101, 0110, 0111, 1000, 1001, 1010

6. Soal Pilihan Ganda [Kembali]

1) Apa fungsi utama dari rangkaian counter sinkron 4-bit yang menggunakan flip-flop JK?

A. Menyimpan data secara permanen

B. Menghitung pulsa secara berurutan dari 0 sampai 15 secara sinkron

C. Mengubah sinyal analog menjadi digital

D. Menghasilkan sinyal clock baru

2) Mengapa counter sinkron 4-bit lebih cepat dan stabil dibandingkan counter asinkron?

A. Karena hanya menggunakan satu flip-flop

B. Karena semua flip-flop menerima sinyal clock secara bersamaan sehingga perubahan status terjadi serentak

C. Karena menggunakan gerbang logika OR saja

D. Karena tidak memerlukan sinyal clock

7. Rangkaian Proteus [Kembali]

1) Figure 11.7 Counter schematic, example 11.5.

Prinsip Kerja:

Rangkaian pada gambar merupakan sebuah counter biner 4-bit yang tersusun dari empat flip-flop jenis JK (74LS76). Setiap flip-flop berfungsi sebagai penyimpan satu bit data, sehingga secara keseluruhan dapat menghitung dari 0 hingga 15 dalam sistem biner. Sinyal clock diberikan pada flip-flop pertama (FF0), yang kemudian menghasilkan pulsa keluaran Q0 sebagai bit paling rendah (LSB). Setiap keluaran Q dari satu flip-flop digunakan sebagai input clock untuk flip-flop berikutnya, sehingga setiap flip-flop akan berubah status (toggle) setiap kali flip-flop sebelumnya mengalami perubahan dari 1 ke 0. Dengan demikian, setiap flip-flop merepresentasikan satu digit biner, mulai dari Q0 (LSB) hingga Q3 (MSB). Nilai desimal dari keluaran counter dapat dihitung menggunakan persamaan: Nilai Desimal = Q3 × 2³ + Q2 × 2² + Q1 × 2¹ + Q0 × 2⁰. Counter ini akan terus bertambah satu pada setiap pulsa clock yang masuk, dan setelah mencapai nilai maksimum (1111 biner atau 15 desimal), akan kembali ke 0000 dan menghitung ulang dari awal. Rangkaian ini banyak digunakan dalam aplikasi penghitung digital, seperti penghitung pulsa, timer, dan sistem digital lainnya.

2) Figure 11.9 Four-bit synchronous counter.

Prinsip Kerja:

Rangkaian yang ditampilkan merupakan counter sinkron 4-bit yang menggunakan empat buah flip-flop JK (74LS76) yang terhubung secara paralel. Pada rangkaian ini, semua flip-flop menerima sinyal clock secara bersamaan sehingga perubahan status pada setiap flip-flop terjadi secara serentak setiap kali pulsa clock diberikan. Input J dan K pada flip-flop pertama (LSB) selalu diatur ke logika tinggi (1), sehingga flip-flop ini akan selalu toggle pada setiap pulsa clock. Untuk flip-flop berikutnya, input J dan K dikendalikan oleh output flip-flop sebelumnya melalui rangkaian logika AND, sehingga flip-flop kedua hanya akan toggle jika output flip-flop pertama dalam kondisi tertentu, dan seterusnya. Dengan demikian, setiap flip-flop hanya akan berubah status ketika semua flip-flop sebelumnya berada pada kondisi tertentu, menghasilkan urutan hitungan biner yang benar. Output dari keempat flip-flop ini membentuk angka biner 4-bit yang akan bertambah satu pada setiap pulsa clock, dimulai dari 0000 hingga 1111 (0 sampai 15 desimal), kemudian kembali ke 0000 untuk menghitung ulang. Rangkaian ini banyak digunakan dalam aplikasi digital seperti penghitung pulsa, timer digital, dan sistem pengolahan data yang memerlukan penghitungan biner secara sinkron dan cepat. Dengan prinsip kerja sinkron, counter ini lebih stabil dan responsif dibandingkan counter asinkron karena seluruh flip-flop berubah status secara bersamaan tanpa adanya delay berantai.

8. Video [Kembali]