TP 1 PERCOBAAN 1 KONDISI 21

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

5. Link Download

Tugas Pendahuluan 1 Modul 2

( Percobaan 1 Kondisi 21 )

1. Kondisi [Kembali]              

      Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=0, B3=clock , B4=0, B5=0, B6=0 led diganti logicprobe

2. Gambar Rangkaian [Kembali]

3. Video [Kembali]

                 

4. Prinsip Kerja [Kembali]

  

        Rangkaian pada gambar merupakan rangkaian flip-flop berbasis IC 74LS112 (JK Flip-Flop) dan 7474 (D Flip-Flop) yang dikendalikan menggunakan input logika dari saklar (B0–B6) serta sinyal clock. Pada rangkaian ini, D flip-flop (IC 7474) digunakan untuk menyimpan data logika pada input D dan mengeluarkannya ke output Q (H4, H3) sesuai dengan perubahan clock. Sementara itu, JK flip-flop (IC 74LS112) bekerja dengan prinsip masukan J dan K yang menentukan kondisi output Q (H6) dan Q̅ (H7). Dengan konfigurasi saklar B0=1, B1=1, B2=0, B3 sebagai clock, B4=0, B5=0, dan B6=0, maka kondisi logika input akan mempengaruhi bagaimana data dipindahkan dan disimpan di flip-flop. Output akan berubah sinkron dengan clock (B3), sehingga setiap pulsa clock akan memicu perubahan keadaan output sesuai logika masukan. Dengan demikian, rangkaian ini berfungsi sebagai penyimpan data sekuensial yang dapat digunakan dalam sistem digital untuk pergeseran data, pembentukan counter, atau penyimpanan bit logika.

5. Link Download [Kembali]

    Rangkaian Proteus (disini)

    Video Rangkaian (disini)

    Data Sheet JK Flip Flop (disini)

    Data Sheet D Flip Flop (disini)